Il chip IBM da 0,7 nm è reale. La fabbrica per costruirlo ancora no

Il laboratorio di ricerca IBM ad Albany, nello stato di New York, ha realizzato un chip funzionante a 0,7 nanometri, sotto la soglia di 1 nm che molti ingegneri ritenevano irraggiungibile in questo decennio. Il chip integra quasi 100 miliardi di transistor in un’area grande come un’unghia. La dimostrazione è autentica. La produzione industriale a larga scala richiederà almeno cinque anni.

L’architettura si chiama nanostack e funziona disponendo i transistor in due livelli verticali anziché in un unico strato piatto. Ogni livello contiene tre nanofogli da 15 atomi di spessore, sfalsati tra loro per semplificare il cablaggio tra i livelli e ridurre il tasso di difetti che renderebbe il design impraticabile su larga scala. Il processo 2nm di TSMC, il riferimento commerciale più avanzato in produzione di massa quest’anno, utilizza un design piatto a singolo livello. IBM ha aggiunto un secondo piano.

La differenza di prestazioni rispetto al chip 2nm di IBM del 2021 è rilevante: il 50% in più di potenza di calcolo a parità di consumo, oppure il 70% di efficienza energetica in più per lo stesso carico di lavoro. La densità SRAM migliora del 40%. Per gli operatori di data center di intelligenza artificiale, che hanno collettivamente speso circa 300 miliardi di dollari in infrastrutture di calcolo nel 2025, quel 70% di risparmio energetico non è un dato teorico. Cambierebbe l’economia della costruzione dei data center, ridurrebbe le bollette elettriche che sono ormai il costo operativo dominante dell’inferenza IA e ridurrebbe il footprint infrastrutturale che i governi sono chiamati a sostenere.

IBM ha collaborato con Lam Research, Tokyo Electron, SCREEN e ASML sugli strumenti di produzione necessari per il nanostack. Nessuna di queste aziende ha annunciato tempi di produzione. La roadmap di IBM prevede l’adozione commerciale in un minimo di cinque anni; l’analisi di MIT Technology Review stima dieci anni per una diffusione su larga scala. Le ragioni del divario sono tecniche: impilare transistor verticalmente moltiplica i modi di guasto, e il budget termico è stretto. Tutto ciò che viene lavorato nel secondo livello deve restare sotto i 400°C, perché temperature più alte degradano le connessioni già formate nel primo. A scala di laboratorio questa è una condizione gestibile. In una fabbrica che produce miliardi di chip all’anno, è il vincolo che determina se una scoperta di laboratorio diventa un prodotto commerciale.

Ciò che nanostack stabilisce è che la densità dei transistor può ancora raddoppiare. La domanda che aleggiava sull’industria dei semiconduttori da anni — se la legge di Moore avesse raggiunto un limite fisico invalicabile — ha una risposta: non ancora. Il percorso passa per la verticalizzazione. La roadmap IBM proietta almeno un decennio di ulteriore scalabilità basata su architetture nanostack. I primi chip commerciali con questa densità sono attesi non prima del 2031.

Tag: ASML, IBM, nanostack, semiconductors, TSMC